Міністерство освіти і науки України

Національний університет “Львівська політехніка”

Кафедра ЕОМ



**Звіт**

З лабораторної роботи №1

З дисципліни: «Моделювання комп’ютерних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

***Варіант 23***

Виконав

студент групи КІ-201

Равчак В.А.

Прийняв:

Козак Н. Б.

**Львів 2024**

**Мета роботи:**

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

**Етапи роботи:**

1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
2. Schematic Capture та моделювання його роботи за допомогою симулятора

ISim.

1. Генерування Bit файала та тестування за допомогою стенда Elbert V2 –

Spartan 3A FPGA.


**Варіант виконання роботи:**

Таблиця вхідних та вихідних даних(варіант 23)

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| in\_1 | in\_0 | out\_0 | out\_1 | out\_2 | out\_3 | out\_4 | out\_5 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |

**Мінімізація формул вихідних сигналів:**


**OUT\_0**




**OUT\_1**




**OUT\_2**




**OUT\_3**




**OUT\_4**




**OUT\_5**




**Схема реалізована згідно варіанту:**






**Порівняння сигналів:**


|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| in\_1 | in\_0 | out\_0 | out\_1 | out\_2 | out\_3 | out\_4 | out\_5 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |




|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| in\_1 | in\_0 | out\_0 | out\_1 | out\_2 | out\_3 | out\_4 | out\_5 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |



|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| in\_1 | in\_0 | out\_0 | out\_1 | out\_2 | out\_3 | out\_4 | out\_5 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |



|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| in\_1 | in\_0 | out\_0 | out\_1 | out\_2 | out\_3 | out\_4 | out\_5 |
| 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |



**Висновок:** в ході виконання даної лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE. В ньому я розробив схему, згідно з таблицею істинності для мого варіанту. Я протестував усі можливі комбінації вхідних сигналів в ІSim та порівняв вихідні сигнали з таблицею істиності.